最 新 消 息

    目前位置:

  • 最新消息
  • 產品新訊

產品新訊

Cadence 發佈最新版 AWR 16 設計環境平台,助力先進 RF 設計

發布時間:2021 / 08 / 17

Cadence 近日發表最新版 AWR 16 設計環境平台,整合 Virtuoso 以及 Allegro PCB 以及 IC 封裝設計平台,支援高頻射頻 (RF) 到毫米波 (mm Wave) IP 異質技術開發。讓客戶能更高效地為汽車、雷達系統和半導體技術設計 5G 無線與連接系統,且更快上市。

Cadence 推出 Allegro X 設計平台 全面革新系統設計

發布時間:2021 / 06 / 24

Cadence 發表 Allegro® X 設計平台,是業界首創針對系統設計的工程平台,整合了電路圖、佈局、分析、設計協作與資料管理,並且提供無可比擬的跨多領域設計協作流暢性,以及創新的機器學習 (ML) 技術,造就出比傳統設計工具超過 4 倍的生產力,同時大幅提升設計的品質。

Cadence 推出雲端 Clarity 3D 求解器
以簡易、安全且可擴展性於 AWS 上實現複雜系統的電磁 (EM) 分析

發布時間:2021 / 06 / 24

Cadence 近日發表一款簡易、安全且具成本效益的方法,可在雲端接取運算資源。運用 Clarity 3D Solver Cloud 無需時間等待就能接取無限的運算資源,大幅減少大型、複雜設計的 EM 模擬時間,更快的優化設計,打造出更穩健的產品。

Cadence 發布新一代 Sigrity X 打造 10 倍快的系統分析

發布時間:2021 / 04 / 07

新一代 Sigrity X 產品以優異的精準度提供高達 10 倍的效能,實現超大規模、5G 通訊、車用與航太應用,大幅加快產品交付及上市速度!

Allegro / OrCAD 17.4 值得你升級的 10 個理由

發布時間:2020 / 11 / 12

工欲善其事,必先利其器! 十大理由告訴你為何不能錯過 Cadence Allegro / OrCAD 17.4 。更實用、更自動化的功能助力打通智能電子設計任督二脈。

TI x Cadence|
系統級電路模擬和驗證軟體:PSpice® for TI 模擬器

發布時間:2020 / 10 / 28

德州儀器 (TI) 和 Cadence 近日攜手發佈全新 PSpice for TI 定製版本。此版本提供了全功能電路模擬,包括不斷增長的 5700 多種 TI 類比積體電路 (IC) 模型庫,使工程師可自由對 TI 電源和信號鏈產品進行複雜的類比電路模擬,比以往任何時候都能更容易地評估用於新設計的元件。

【 成功案例 】安霸採用 Clarity 3D 求解器開發人工智慧視覺處理器

發布時間:2020 / 06 / 23

安霸 (Ambarella) 使用 Cadence Clarity 3D 求解器縮短設計週期,實現更快更精準的 3D 分析。

利用 AWR 進行無線電和雷達設計

發布時間:2020 / 05 / 05

日前 Cadence 收購了 National Instruments (國家儀器)旗下的 AWR。本文將重點介紹 AWR 產品及如何應用至無線電、RF 和雷達相關設計。

Allegro / OrCAD 17.4
更聰明的 PCB 設計與分析 打通智能電子設計任督二脈

發布時間:2019 / 12 / 02

透過更智能的 ECO 變更查看/簽核、更聰明的零件搜尋整合,大幅節省 PCB 設計開發時間,全面優化設計人員的使用便利性和生產力,加速推進原型開發到量產上市時程,輕鬆創造更高性能的電子產品!

Cadence 推出 Celsius 熱求解器
提供業界領先且完整的熱電協同模擬系統分析

發布時間:2019 / 10 / 14

Cadence® Celsius™ 熱求解器,為業界首創完整熱電共模擬解決方案,適用於從 IC 到實體封裝機殼的所有電子系統層級,加強對於系統分析與設計市場的服務。

Cadence Clarity 3D 求解器 -
為系統分析設計處理提供前所未有的容量與功能

發布時間:2019 / 06 / 18

Cadence® Clarity™ 3D 求解器相較於傳統現場求解器技術,其模擬速度提升多達 10 倍,處理容量無限,且具備黃金標準精度。其運用最新分散式多進程技術,有效解決在晶片、封裝、PCB、連接器和纜線上規劃複雜 3D 結構設計時所面臨的電磁 (EM) 問題—以桌機、高性能運算 (HPC) 或雲端運算資源協助工程人員進行真正的 3D 分析。

Robot Ku AI 機器人,幫你解決電子零件資料庫建置痛點!

發布時間:2019 / 04 / 08

Footprintku 首創以雲端為基礎的 SaaS 平台,導入 AI 技術發展具學習能力的服務型機器人 Robot Ku,能 24 小時工作,不用加班費,不易因疲乏犯錯,快速提供精準的 零件 Footprint、Symbol、3D Model,取代電子設計流程中,最呆板無趣的電子零件人工輸入與管理流程,幫產品開發團隊有效解決電子零組件資料庫建立的痛點。使工程師能專注於更重要的產品創新研發工作。

OrCAD Capture 17.2 -
Constraint Manager 在 SCH 輕鬆管理 PCB 走線設計規範

發布時間:2019 / 03 / 19

該功能為業界首款透過單一走線規範管理器(Constraint Manager)來整合設計流程,包含電氣特性(Electrical)、實體線寬(Physical)和物件間距(Spacing)的設計規範,無論用戶在進行電路繪製、SI 分析還是佈線,都不需額外轉換設計規範,讓設計人員在電路圖中輕鬆取得可用於空間規劃、元件擺放和交互式佈線的設計規範,確保設計的準確性、縮短製造時間,同時降低產品成本。

Gerbtool V16.9 SR1 Available Now!
無縫接軌 PCB 設計 - 製造資料處理和驗證

發布時間:2019 / 03 / 05

當因記憶體用量對大資料量的吞吐運算造成瓶頸時,作業系統正由 32 位元進入到 64 位元來解決這個問題。因此 Gerbtool 新版 V16.9 SR1 正式進入 64 位元時代並同時新增強化多項功能,更能有效因應大資料量的處理,讓 CAD 設計至 CAM 製造之間的雙向溝通零距離。

Allegro / OrCAD 即時高速 PCB 設計 加速產品原型開發到量產上市

發布時間:2018 / 11 / 09

PCB 設計總是不斷變化,而且愈益複雜。你經常被要求更多:更高科技、更高生產力、更高效率、更低成本、更少時間、更小空間。現在善用 Allegro/OrCAD 即時 PCB 設計就能大幅減少返工次數、提升設計的可製造性,輕鬆進行高速電路設計,加速從原型開發到量產時程,創造下一代更高性能電子產品!

Cadence Sigrity 2018 整合 3D 設計與分析 大幅縮短 PCB 設計週期

發布時間:2018 / 08 / 01

Cadence® Sigrity™ 2018 獨有的 3D 設計及分析環境,完美整合 Sigrity 工具與 Allegro 技術,與當前市場上依賴於協力廠商建模工具的產品相比,Sigrity™ 2018 版本可提供效率更高、出錯率更低的解決方案,大幅縮短設計週期的同時、降低設計失誤風險。 此外,全新的 3D Workbench 解決方案彌補了機械和電氣領域之間的隔閡,產品開發團隊自此能夠實現跨多板信號的快速精準分析。

Allegro / OrCAD 17.2 QIR6 Available Now!

發布時間:2018 / 06 / 29

Cadence 近日發佈 SPB17.2 QIR6 版本,除了 3D Canvas 納為正式功能外,在銅箔處理 / 底片輸出 / DFx 等各程式也都各有其新功能的發佈。

產品可靠性設計最佳實踐

發布時間:2018 / 05 / 10

想像一下你是否常面臨下述幾個電路設計上的問題?
Derating:檢查零件耐受問題,當 25V 接到耐壓 16V 的電容上
ASR (Automated Schematic Review):檢查連線接續關係,當 Zener 極性接反
Reliability:MTBF 計算,零件或產品(在不同溫度)的壽命有多長

Allegro / OrCAD 17.2 QIR4、QIR5 Available Now!
DesignTrue DFM 新技術全面加速產品開發及上市流程

發布時間:2018 / 02 / 01

PCB 設計階段或許是新產品開發專案中最漫長的過程,然而 Cadence 近日發佈的Allegro / OrCAD 17.2 QIR4、QIR5 裡的 PCB DesignTrue DFM 新技術可幫助您大幅縮短整體設計流程,提高個人與團隊的生產力,並藉由將更多的後設計驗證和分析流程帶入早期設計階段,減少返工次數,加快新產品開發和上市流程。

了解改變 PDN 設計方法 快速採用工具包

發布時間:2017 / 11 / 24

如果…

您希望進行佈線前 PDN 分析,不需要等到設計完成後才開始查找 / 修復的來回反覆過程

PCB layout 工程師能在設計時瞭解電容放置對電源的影響…

可以實現一次性驗收,而不是需要重工數次…

現在…

利用團隊協作的方法進行電源分配網絡 (PDN) 設計,能在設計過程中更加有效利用資源,在關鍵設計點發揮最佳影響效果

Allegro DesignTrue DFM 創新技術 全面加速產品開發及上市流程

發布時間:2017 / 10 / 17

Cadence® Allegro® PCB DesignTrue DFM 設計技術為業界首款即時、線上的可製造性設計(DFM)解決方案,整合了電氣、物理和空間的設計規範檢查(DRCs)。

Cadence 工具符合 ISO 26262 標準
讓汽車電子設計開發如虎添翼!

發布時間:2017 / 10 / 12

為實現汽車電子 / 電機系統的功能安全設計,道路車輛功能安全標準 ISO 26262 於 2011 年應運而生,具體規範車用電子安全系統從開發到使用的安全生命週期之技術和管理要求,為汽車安全相關系統開發提供標準指南,以提升車輛系統功能安全之可靠度。

Sigrity 2017 QIR1 Available Now !
高速結構優化流程 雙向無縫連結 模擬分析更順暢

發布時間:2017 / 09 / 12

Cadence 近日推出 Sigrity™ 2017 QIR1 版本,新增及改善多項重要功能,全新的高速結構優化流程(HSSO Workflow) 可與 Allegro 連動以執行差動訊號貫孔結構分析、新增負值電壓的報告功能…等,幫助設計人員加速完成 PCB 電源及訊號完整性簽核。

Cadence Sigrity 2017

發布時間:2017 / 03 / 15

Cadence 近日推出 Sigrity™ 2017 版本,新增多項有助於加速 PCB 電源及訊號完整性簽核的重要功能,如 Allegro® PowerTree™ 拓樸檢視及編輯器,幫助設計人員在設計週期中儘早快速評估供電決定,也納入最新 PCIe 技術以實現高速互連,其包含 PCI Express® (PCIe®) 4.0 合規套件,確保訊號完整性符合今年稍後發佈的最新 PCIe 標準。

完整實現系統級混合訊號模擬驗證

發布時間:2017 / 03 / 15

在您的混合訊號產品設計過程中,是否受限於模擬模型、硬體描述語言、類比與數位的設計轉換不易、使用工具不同,因此需各別將類比、數位設計分開執行模擬驗證。類比與數位設計因無即時性的連結,便無法直覺式查看當訊號轉換時可能產生的錯誤,類比、數位設計團隊再經由多次各別調整設計後,方可完成冗長重複的完驗證流程。

Cadence® PSpice® 整合MATLAB/Simulink,讓類比、數位設計團隊不需轉換設計型式即可同步模擬驗證混合訊號設計,提升產品設計效能與效率。

10 個不能錯過 Cadence Allegro 17.2-2016 的理由

發布時間:2017 / 01 / 20

走過 路過 不要錯過…十個使用 Cadence® Allegro® 17.2-2016 的最佳理由將幫助您進一步了解新版功能如何優化 PCB 設計流程,讓您在面對 IoT、智慧穿戴設備等新設計挑戰,更加得心應手!

Cadence OrCAD Capture 支援英特爾電路圖格式 ISCF!

幫助您在審閱自動化設計中更加便捷、有效率!

發布時間:2016 / 04 / 01

Cadence 已發佈 OrCAD Capture 能輸出英特爾電路圖格式 (ISCF) 支援自動審閱英特爾產品設計。

ISCF 是英特爾公司為了簡化與客戶的協作過程而開發出的格式。 英特爾與 Cadence 合作開發在 OrCAD Capture 直接輸出 ISCF 格式,讓協作過程更加便捷、有效率! 需要與英特爾SMG客戶解決小組協同審閱設計的客戶,現在能輸出英特爾認證的設計檔案格式,優化整個設計審閱過程。

OrCAD Capture 使用者能直接產出 ISCF 格式,讓他們不再需要請英特爾工程師手動整合電路圖;另一好處是客戶在設計過程中,能依照具體規則,提早審閱他們的設計、快速解決問題,進而縮短產品上市時間。

「我們審閱了很多 OrCAD Capture / CIS 格式的電路圖,我們期望自 Cadence 軟體輸出 ISCF 格式,能具體改善我們的效率、和客戶產品的上市時間。」- Rui Wang, vice president and general manager of the Technical Enablement Group in Intel’s Sales and Marketing Group.

「藉由整合 ISCF 和 OrCAD Capture,我們能讓物聯網、穿戴 / 行動裝置的設計師們更快審閱英特爾的設計、降低風險成本、並加速產品上市時間。愈來愈多英特爾的客戶已使用我們的軟體,他們現在能藉由輸出 ISCF 格式,簡化整個創新產品上市過程。 」-Steve Durrill, senior product engineering group director of the PCB Group at Cadence.

如何在 OrCAD Capture 輸出 ISCF 格式

更多 OrCAD 產品資訊

What’s New in 16.6 QIR9 / Sigrity2015

發布時間:2015 / 08 / 04

針對這次發佈的 Allegro & OrCAD 16.6 QIR9 / Sigrity2015,簡單說明各產品(OrCAD Capture、 PSpice、Allegro PCB、Package、Sigrity) 的新功能。

What’s New in 16.6 QIR8

發布時間:2015 / 01 / 08

針對這次發佈的 Allegro & OrCAD 16.6 QIR8,簡單說明各產品 (OrCAD Capture、 PSpice、HDL、Allegro PCB、Allegro Package、Allegro Sigrity) 的新功能。

GraserWARE PackagePack 3.2

發布時間:2014 / 05 / 29

為了封裝設計的特殊需求,本公司開發V16.5(含) APD/SiP 的相關 SKILL 程式,希望協助客戶在 APD/SiP 設計工作上能夠更增加效率、提高品質。

GraserWARE FrontendPack 3.2

發布時間:2014 / 05 / 29

因應眾多電子工程師在繪製線路圖的需求,配合 V16.5 (含)以上版本的 OrCAD,利用 Tcl/tk 撰寫外部程式,將其相關程式整合,使操作 OrCAD Capture / CIS 能更加便利。

GraserWARE EnhancePack 3.2

發布時間:2014 / 05 / 29

為了替客戶做更好的服務,Graser 開發一系列的 SKILL 程式,協助客戶在 Allegro 設計工作上更能增加效率、提高品質,目前已開發二十幾項功能,爾後每季將會再陸續新增。

Cadence Allegro Sigrity

發布時間:2013 / 03 / 01

全新的進階封裝繞線功能以 Sigrity™ 技術為基礎,大幅加速封裝的基質層互連設計實現。最後,封裝評估、模型萃取、訊號與電源完整性分析也都以 Sigrity 技術為基礎,全都整合到 Allegro 16.6 解決方案中,使 IC 封裝設計流程的分析與 signoff 部分變得更容易且更快速。

Cadence V16.6 已正式推出,更多的新功能請您親身體驗!

發布時間:2013 / 03 / 01

最新的 CadenceV16.6 版本中,對於 PCB 方面新增許多方便的新功能幫助提升作業的速度。