本文重點

	AWR V16 版強化 5G 無線通訊以及連結到汽車、雷達系統和半導體技術的異質 (heterogeneous) 技術開發
	利用 AWR 軟體開發高頻射頻 (RF) 至毫米波 (mmWave) 的客製 IP，現在可跨 Cadence 設計平台互用，為無線系統提供無縫接軌的解決方案。
	IC、封裝和 PCB 高頻射頻 (RF) 工作上根本改進，加快設計周轉時間，以達成客戶的終端市場交付時程。
	整合具備接近線性可擴充性與處理量的 FEA 求解器技術，提供精確多物理場 (電磁和熱) 的系統分析

全球電子設計創新領導廠商 Cadence Design Systems, Inc. 近日推出 AWR 設計環境^® V16 版本 (簡稱 AWR V16)，具備突破性的跨平台互用性，整合 Cadence^® Virtuoso^® 設計平台以及 Allegro^® PCB 與 IC 封裝 設計平台，支持高頻射頻 (RF) 到毫米波 (mm Wave) IP 異質技術開發。V16 版本亦導入與 Clarity™ 3D 求解器 和 Celsius™ 熱求解器 的無縫整合，為大規模複雜RF系統的電熱性能分析，提供不受拘束的處理量。最新AWR設計環境，包含AWR Microwave Office^® 電路設計軟體，讓客戶得以高效地為汽車、雷達系統和半導體技術設計 5G 無線與連接系統，且更快上市。與其他工作流程相比，V16 版中平台和求解器整合所減少的周轉時間 (TAT) 高達 50%。

Cadence 研發副總裁 Vinod Kariat 表示：「為了在競爭激烈的 5G / 無線市場獲勝，客戶需要能實現完整且全面 RF 工作流程的解決方案，這些工作流程不僅只在晶片上展開和停止，而是延伸至整個系統。AWR V16 版本所實現的RF工作流程創新，始於現今共享且跨產品間無縫轉移設計資料與軟體IP造就出的基礎優勢。在 Cadence旗下，V16 版本導入RF整合程度將大幅提升工程團隊的生產力」。

平台互用性是推動 RF 整合與提升工程生產力的重要關鍵。在 AWR 設計環境、Virtuoso 和 Allegro 平台間無縫共享設計資料，消弭 RF 設計與製造佈局團隊之間的任何脫節、節省寶貴工程資源且正向影響開發時程。隨著 V16 版本導入深度電磁 (EM) 與內建熱分析，客戶可以減少了 3 倍的周轉時間。

V16 版本關鍵功能包括：

	整合 Allegro： 確保和 PCB 及 IC 封裝設計流程的製造相容性與 RF 整合
	整合 Virtuoso： 利用 AWR Microwave Office 進行 RF 前端設計 IP，並結合 Virtuoso 佈局套裝 (Layout Suite)，進行 IC 和模組的整合。
	整合 Clarity： 實現針對大型 RF 結構設計驗證的電磁分析，例如模組封裝和相位陣列饋入網路 (phased-array feed networks)
	整合 Celsius： 為 MMIC 和 PCB 高功耗 RF 應用提供熱分析
	增強 AWR 功能： 利用設計自動化與 FEA 求解器效能增強，加速高頻射頻 (RF) IP 建立。

HRL 實驗室先進封裝解決方案事業群主管 Florian Herrault 說道：「具備整合 EM 求解器技術的 AWR 設計環境、Allegro PCB / SiP 以及 Virtuoso RF 等 Cadence 平台，對我們高頻射頻 (RF) /毫米波 (mmWave) MMIC、RFIC 和多晶片 2.5/3D 封裝技術的開發至關重要。我們設計團隊因 Cadence RF 解決方案所獲得的效能和生產力增益而興奮不已。在 AWR Microwave Office 裡能與我們的 IC、封裝與電路板團隊共享所建立的 RF IP，大幅減少整體設計時間，更快速地將最高品質產品推向市場」。

AWR 設計環境 V16 版本支持 Cadence 智慧系統設計策略，加速實現系統單晶片 (SoC) 設計與系統創新。V16 平台現已釋出且現可供下載。

更多 AWR 訊息，請參考：AWR 產品頁面
欲進一步了解 RF 設計應用，歡迎聯繫 Cadence 台灣授權代理商 - 映陽科技團隊。