隨著高速記憶體技術不斷演進,訊號頻率愈來愈高、系統複雜度也隨之提升,傳統的驗證流程已難以即時掌握潛在風險。若無法在設計早期即辨識出關鍵訊號問題,不僅可能導致後續反覆修改,還會拖延產品時程,甚至造成系統不穩、可靠度下降等嚴重後果。
為協助工程師在設計初期就掌握潛在風險,本次工作坊將深入介紹 Cadence® SigrityTM PowerSI® 的 S-Parameter Assessment Workflow (CCT),透過簡潔直觀的手動與自動化分析流程,快速比較設計與參考基準之間的差異,有效預判高速記憶體設計中的潛在訊號品質問題,進而提升系統穩健性、加速開發效率。
課程大綱 |
 |
CCT 簡介 |
 |
CCT 自動化工具概念 |
 |
手動 CCT 工作流程 |
 |
自動化 CCT 工作流程 |