輔 助 設 計

    目前位置:

  • 產品
  • 輔助設計
  • MakeCAP

MakeCAP

易學易用 輕鬆整合屬性宣告

MakeCAP 可讓工程師在 OrCAD Capture 的線路圖上很方便直覺地定義出與高速訊號相關的各屬性值,以配合 Cadence Allegro® constraint 的管控架構。

以其特有且全新的結構,利用其試算表式的資料連結,可將其每一個欄位連結到線路圖上相應的零件和訊號資料中,工程師可以直接點選物件(們),再輸入所要宣告的值到此物件(們)上,另外也可用萬用字元搜尋或用列表檔,以直接定義多個物件的屬性宣告值。

配合其預定的屬性語法檢查功能,您將不用考慮 Allegro 下的語法,例如何時該用分號或逗號,只要填入所要的條件值就不會再有傳遞無效或錯誤的宣告到 Allegro 的狀況了。

OrCAD Capture 的 Property Editor 內所有的屬性宣告都可在 MakeCAP 中使用,MakeCAP 可直接讀入 Capture 的 DSN 檔 (但並不佔用其 license),如果 Capture 開啟此 DSN 檔就可以交互查詢並可在 Capture 中反白高亮,為了配合時序控制您在 MakeCAP 中所設的 PinPairs 也會傳遞到 Capture 中。

MakeCAP 也內建比對功能,可以比對出兩 dsn 間的屬性及物件的差異,讓您更輕鬆地管控 ECO,除了對新增刪除修改的直覺顯示之外,也可出文字報表檔供後續記錄追蹤之用。 利用其比對功能可快速便捷的找到兩版本之間因生產或功能變更的差異之處,可做為 Engineer Change 的參考。

主要特點

直接對線路圖資料之訊號和零件設定其屬性值

同時對多個訊號或零件設定修改其屬性值

對所設定之屬性物件有語法檢查功能

相關的屬性皆可配合 Allegro Constraint Manager 和 high-speed 流程

有 OrCAD 和 Constraint Manager 類似之兩種屬性檢閱模式

比對兩版本間之屬性差異

定義差動訊號之線對及其詳細規則

MakeCap 可以和線路圖交互查詢

直覺定義

直接設定 OrCAD Capture 和 Allegro 上相關的各屬性值

減少錯誤

可檢查對 Pins、Nets 或 Parts 等所設的屬性是否正確有效

經驗不拘

您只須設定所要的欄位宣告值,不需熟悉 Allegro 的宣告語法及經驗

溝通整合

統合電子工程師與佈線工程師的設計規範,並可做為 ECO 的報告與紀錄

獨立執行

MakeCAP 可直接讀取 .DSN 檔 不佔用 OrCAD 的 license

與 Constraint Manager 相似的試算表式的操作介面,可同時對多個訊號或零件設定其屬性值

定義 Diffpairs 線對各項參數並以圖形顯示其屬性宣告效果

可定義 PinPairs 點到點結構

可定義 Groups 群組

定義 Relative-Propagation Delay 的 group 宣告效果,並指定 Target 標的訊號

可定義 Buses 匯流排線

可階層式展開相關屬性列表

可套用既定的屬性篩選功能

可自定篩選屬性項目

可套用自定篩選屬性

MakeCAP 可以和線路圖交互查詢

比對屬性之更動

更新至 OrCAD 的 .DSN 檔

試算表式的操作介面

可同時對多個訊號設定其屬性值

可同時對多個零件設定其屬性值

與 Constraint Manager 相似的操作介面

可定義 Diffpairs 線對

圖形顯示

Diffpair 的屬性宣告效果

可定義 PinPairs 點到點結構

可定義 Groups 群組

可定義 Buses 匯流排線

可階層式展開相關屬性列表

可開訊號屬性列表

可開零件屬性列表

可用萬用字元尋找資料

可套用既定的屬性篩選功能

可自定篩選屬性項目

可套用自定篩選屬性

可篩選訊號或零件

MakeCAP 可以和線路圖交互查詢

可比對屬性之更動