低功耗雙倍資料速率 (LPDDR) 記憶體是現代半導體器件的重要組成部分，尤其是在移動、物聯網和汽車應用中。最新一代 LPDDR，即 LPDDR5X，在提升資料速率的同時，進一步優化了能效並降低了延遲。在設計和驗證 LPDDR5X 系統時，需要確保訊號完整性並符合 JEDEC 標準。為了實現可靠、高性能的 LPDDR5X 系統設計，Cadence Sigrity X Advanced SI 提供了一個全面的建模、模擬和訊號完整性分析平臺。要執行 LPDDR5X 簽核模擬，用戶必須擁有高階的 SI License。
Sigrity X Advanced SI 技術可為 PCB 和積體電路封裝設計提供領先的訊號完整性分析，頻率範圍涵蓋直流至 56GHz 以上，具有自動裸片到裸片 (die-to-die) 訊號完整性分析、拓撲探索和高速介面模擬等先進功能。它支援 IBIS-AMI 模型和可定制的合規性工具套件，利用頻域、時域和統計分析方法，確保您的設計符合嚴格的標準。
在本文中，我們將探討如何使用 Cadence Sigrity X Advanced SI 對 LPDDR5X 設計拓撲進行匯流排模擬和分析，內容涵蓋 LPDDR5 與 LPDDR5X 之間的本質區別、時鐘機制以及 LPDDR5X 系統模擬的關鍵步驟。
LPDDR5X 概述
標準版本 LPDDR5X 由聯合電子設備工程委員會 (JEDEC) 於 2021 年 6 月發佈，是一種專用的同步 LPDDRx 記憶體。與 LPDDR5 相比，這款低功耗 DDR 記憶體提供更高的資料速率、更優的能效以及更低的延遲。LPDDR5X 支援高達 8533MT/s 的資料速率，專為需要高頻寬、低延遲和低功耗的應用場景而設計。
LPDDR5 與 LPDDR5X
LPDDR5 和 LPDDR5X 是兩種低功耗雙倍資料速率記憶體，在現代計算系統中發揮著至關重要的作用。兩者的主要區別體現在以下幾個方面：
 | 資料速率 (Data rates) |
|---|---|
LPDDR5 的資料速率高達 6400 Mbps，而 LPDDR5X 的資料速率高達 8533 Mbps 或更高。 |
|
| 能效 (Power efficiency) |
LPDDR5X 引入更多功能和優化 (如更低的 I/O 電壓水準和改進的時鐘機制)，進一步提升了功率效率。 |
|
| 延遲 (Latency) |
與 LPDDR5 相比，LPDDR5X 的延遲較低，時鐘週期 (tCK) 更短，CAS 延遲 (tCL)、行到列延遲 (tRCD)、行預充電時間 (tRP) 和寫入恢復時間 (tWR) 更短。 |
LPDDR5X 的時鐘機制
LPDDR5X 引入了不同的讀寫時序參考，使用寫時鐘 (WCK) 用於寫週期，使用讀取資料重定時訊號 (RDQS) 用於讀週期。系統時鐘 (CK) 用於同步記憶體控制器和 DRAM 的操作。時鐘分頻器對系統時鐘進行分頻，產生寫時鐘和其他必要的時鐘訊號。LPDDR5X 支援不同的時鐘比率，以平衡性能與功耗。
使用 Topology Workbench 完成 LPDDR5X 系統的設計與模擬
要使用 Sigrity X Advanced SI 對 LPDDR5X 設計拓撲進行匯流排模擬和分析，需遵循以下步驟：
| 1. | 啟動 Topology Workbench，載入 LPDDR5X 設計拓撲。 |
|---|---|
| 2. | 設置分析選項，包括模擬類型、工藝角、I/O 模型、激勵模式及其他設置。 |
| 3. | Mask 的定義和設置 |
| 4. | 運行匯流排模擬並生成波形結果，包括 2D 曲線、眼圖、浴盆曲線和 BER 圖。 |
| 5. | 分析結果並生成報告，確保符合 JEDEC 標準。 |
還可以啟用所有資料訊號並選擇「Data Write」、「Data Read」、「AddCmd」以及「Ctrl」等模式，一次性完成全匯流排模擬，為不同的訊號組生成報告並驗證 LPDDR5X 設計。
結論
作為現代計算系統的重要組成部分，LPDDR5X 需要設計可靠、高性能的 LPDDR5X 系統並進行相關模擬。Cadence 的 Sigrity X Advanced SI 提供了一個全面的建模、模擬和訊號完整性分析平臺。按照本文所述步驟，設計人員可以設計出可靠、高性能的 LPDDR5X 系統並生成報告，確保設計符合 JEDEC 標準。
歡迎點擊下方圖片，學習 Sigrity SystemSI 實戰技巧，直擊 DDR 設計痛點，讓匯流排模擬分析一次到位！
譯文授權轉載出處 (Graser 偕同校閱)
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
