By Vincent Wu, Graser

隨著當今電子設計中成千上萬的組件日益複雜，對於 PCB 上包含數位、類比、RF 和機構件等各類元件其可靠度要求也愈趨嚴格。儘管大部分的 ODM / OEM 公司在設計初期就會收集各類零件的模型或故障率規格表進行分析，進而減少了因零件可靠度不足而必須重新設計的機率。但在零件種類的複雜性、缺乏自動化分析工具以及在難以取得零件模型的情況下，這對一個系統級電子產品的可靠度評估是極具挑戰性的任務。

本文將詳解如何應用 Allegro System Capture 的全新可靠度驗證工具，幫助設計者評估電路設計與零件選用的可靠度，確保最終產品能夠提供符合市場所需的性能和產品壽命。

產品可靠度的挑戰

如同引言所述，在設計日益複雜的情境下，對產品可靠度的要求也越來越高，而產品可靠度的好與壞絕對是消費者考慮是否購買該產品的先決考量。功能性手機與智慧型手機品牌的兩大王者 Nokia 與 Apple 就是我們日常生活中的最佳案例，Nokia 3310 與 iPhone 6S 的耐用度不僅是有口皆碑，甚至在消費者心中達到一種傳說與信仰的境界。

可靠度 (Reliability) 與產品功能性的驗證不同，無法立竿見影看見結果而是需要時間淬鍊帶出其價值，我們無法得知 Nokia 與 Apple 在設計與驗證時投入了多少心力在可靠度上，但以結果論來看，這樣心力付出所帶來的是讓它們的品牌價值深植在消費者心中。

除了消費型商品，工業 / 汽車 / 航空 / 軍事 --- 這些領域相關產品對可靠度 (Reliability) 的要求更高，規範更嚴謹。為了達到這樣的要求，投入的時間與人力資源相對的是數倍乃至數十倍之多。

在什麼情況下，我們會定義一個產品設計的可靠度不足。舉幾個簡單的例子來說：

當然還有其他許多可靠度不足的情況，但就以上述這幾個簡單的例子為情境，在線路複雜且零件數量龐大的設計上要找出這些錯誤也並不容易，特別是在人工手動完成的情況下，不僅需耗費大量的工時且正確性往往也不如預期。再者，如引言提到，因缺乏自動化檢查並且需仰賴元件模型來評估系統可靠度，這樣的評估結果通常是備受挑戰的!

因此在設計創建初期若能有一自動化可靠度驗證工具， 可以輔助人工檢查線路圖時可能會發生的失誤並進一步識別出 線路邏輯設計 與 零件降額 (Derating) 上的所有潛在問題，以達到減少重新設計和縮短產品驗證週期。

如何防範可靠度不足

在 Allegro 最新版本 17.4 QIR 1 中，於 Allegro System Capture 導入了全新的可靠度驗證解決方案，包含 電路邏輯檢測 (Audit Schematic) 與 電應力分析 (Analyze Electrical Stress) 兩大功能 :

電路邏輯檢測 (Audit Schematic)

運用進階的電路邏輯檢查規則，幫助使用者找出當前 DRC (Design Rule Check) 設計規則檢查工具無法查出的電路設計錯誤，例如: 電解電容極性連接錯誤、將耐壓 6.3V 的陶瓷電容接到 12V 的 Power Rail 上…等錯誤，這也是 Audit Schematic 功能的獨到之處。完整電路邏輯檢查規則項目亦已詳列於本技術指南中，歡迎索取。

電應力分析 (Analyze Electrical Stress)

EOS (Electrical overstress, 過度電性應力) 是電子設備發生故障的常見原因。因此，在製作 PCB 之前的零件 Derating 分析非常重要。Analyze Electrical Stress 透過讀取零件屬性中的關鍵欄位以及電路圖中的用戶自定義屬性來幫助使用者快速地完成 Component Derating Report，取代目前轉出 BOM 後再將零件分類，然後使用 Excel 或第三方軟體來計算各個零件 Derating 的冗長耗時流程。

本技術指南將分 設定篇 與 操作篇，為大家詳解如何應用 Allegro System Capture 中的 Audit Schematic 與 Analyze Electrical Stress 功能快速識別並解決一般難檢測到的電路設計錯誤與零件 derating 問題。

內文搶先看

想進一步知道完整設定及操作密技?
歡迎填寫下方索取表，索取 「可靠電路設計」 技術指南，共 16 頁。