Allegro

    目前位置:

  • 產品
  • Allegro
  • Allegro FPGA System Planner

Allegro FPGA System Planner

完整性高的 FPGA-PCB 系統化協同設計工具

在較新的 FPGA 設計中幾乎有超過千個可程式的 IO pin,若再包含多顆的 FPGA 時,工程師就會遇到初期規劃 IO pin 並配合後期 layout placement 時該如何最佳化的瓶頸及困難,Cadence OrCAD 及 Allegro FPGA System Planners 便可滿足較複雜的設計及在設計初期產生最佳的 IO pin 規劃,並可在透過 FSP 做系統設計時同步整合 logic、schematic、pcb,實現單顆或多顆 FPGA pin 及 layout Placement 的最佳化,藉由整合式的界面以減少重覆在 design 及 pcb layout 的測試及修正的過程及溝通時間,甚至透過最佳化的 pin mapping、placement 後可節省更多的走線空間或疊構, FSP 不僅能使產品加快上市時間,還能夠節省設計成本。

OrCAD 產品關係圖