快速完成複雜封裝設計
隨著市場對產品功能「集積化」的需求，高 pin 數 / 多功能的高級零件封裝設計也更顯重要，為了有效地設計這些複雜的封裝，需要一個先進的設計工具來解決電氣和物理方面的限制。Cadence® 封裝設計技術以其高效、靈活和可靠的技術來完成密集先進的封裝而享譽全球。若再另外搭配集成的信號和電源完整性分析選項可確保在整個設計週期中共同解決電氣和物理難題。使用 Cadence 封裝設計技術，設計人員有可能在最短的時間完成專案甚至可以首次通過符合規格以滿足壓縮時間表的要求。
Cadence 封裝設計解決方案
現在，Package 封裝設計已成為 IC-Package-Board 設計流程中的關鍵環節。 Cadence Allegro® 平台為 PCB 和複雜封裝的設計和實現提供了完整且可擴展的技術。不論您是 Lead Frame、WireBond、flip-chip 或 Interposer 等等的封裝技術，您都可以利用 Allegro X Advanced Package Designer 專為封裝設計所開發的各項方便易用的功能優化複雜的單晶片和多晶片的 Wirebond 和 Flip Chip 設計，來達到快速整合產品特性和功能最佳化之目的，以降低成本和性能，同時又能縮短專案時間。
Constraint-Driven 的業界標準和技術可實現高級 OSAT 和晶圓廠從單晶片到複雜的系統規劃和封裝設計。
Cadence 封裝設計解決方案可實現高效的封裝設計技術，具有規範意識的基板佈線設計。若另外需要佈線模型萃取、模型建立和訊號 SI / PI 分析等功能有以下產品：
 |
Allegro X Advanced Package Designer |
|---|---|
|
SiP Layout Option 選購 ⇒ 升級到標準 SiP 版 |
|
Silicon Layout Option 選購 ⇒ Wafer Level Package 專用 |
|
RF Layout Option 選購 ⇒ 繪製 RF 零件 / Layout |
|
Symphony™ Team Design Option 選購 ⇒ 多人 (即時) 同步設計 |
|
System Connectivity Manager 另購 ⇒ 表格式的線路圖工具 |
|
OrbitIO™ interconnect designer 另購 ⇒ 可做 IC / PKG / PCB 的最佳接點優化規劃 |
效益
|
技術文件套用架構~可簡化並自動化設計設置 |
|---|---|
|
從前到後有線路圖和無線路圖的流程，為邏輯管理提供了業界最靈活的模型 |
|
動態式零件庫建立可簡化資料輸入 |
|
wire-bond、flip-chip、stacked 和 embedded die 等智能定義可確保佈局時有按正確的構造進行 |
|
先進的 Bond-shell 生成技術甚至可以使最複雜的多晶片或堆疊式的 Wirebond 設計自動化 |
|
放射狀、任意角度的推擠式佈線解決了 BGA / LGA 基板佈局的獨特挑戰 |
|
專用於 BGA / LGA 的 DRC / DFM / DFA 檢查，可確保在第一時間就能有正確設計以符合生產 |
|
3D 檢視和 DRC 比傳統 2D 檢查更能準確地驗證設計 |
|
與 Cadence Innovus 和 Virtuoso IC 設計工具的整合流程，可簡化 IC 和封裝之間的協同設計 |
|
|
|
可搭配 Symphony Team Design 的選項，讓多人可同時編輯封裝設計以縮短總體設計的時間 |
|
可選購 Silicon Layout Option 來擴展功能，以處理 IC 等級的佈局檢查和 Mask 驗證 |
|
全球超過 400 多個客戶使用 |
