跟你說個好消息，Graser eLearning 平台近日上架最新 Sigrity 軟體操作課程囉！
掌握 SI 分析必備實戰技巧，讓 DDR/PCIe 設計一次到位。
累積學習，就是為你的職場打造源源不絕的複利效應。
新課 ｜ 從 Parallel Bus 到 Serial Link 的訊號完整性分析
在高速 PCB 設計中，訊號完整性 (SI) 是確保介面穩定與效能的核心。無論是並列式匯流排 (PBA，DDR4 / DDR5 等) 或高速串列介面 (SLA，如 PCIe、SERDES)，若缺乏完整模擬與驗證，往往只能依靠昂貴的改板來修正，導致風險與成本大幅增加。
【必學重點】
本課程將帶你運用 Cadence Sigrity Topology Workbench 裡的 SystemSI，完整掌握：
 |
並列式匯流排模擬分析 (PBA) ► 從通道模型建構到時序、串擾與訊號完整性檢驗 |
|---|---|
|
高速串列訊號模擬分析 (SLA) ► 包含 S-Parameter／IBIS 模型匯入、眼圖與 BER 評估 |
|
TDR、反射、串擾分析與 搭配 Sigrity Aurora 相關設定要點 |
同場加映
不藏私！eLearning 學苑中還有個「藏書閣」，珍藏很多熱門電子書，等著你來挖寶、免費下載~ 快來收藏吧！
