By Paul McLellan, Cadence
現在 DRAM 市場上的談論熱點是 DDR5。很多人可能以為 JEDEC 已經確定了其標準，但實際上它在技術上仍處於開發階段。我認為最終的 DDR5 標準有望在 2018 年底前出來。
在台積電的 OIP 生態系統論壇上，Cadence 的 Marc Greenberg 和 Micron（美光）的 Ryan Baxter 就 DDR5 的挑戰和解決方案發表了演講。由於工程耗時較長，兩家公司決定不再等待 DDR5 標準發佈而共同制定了一個與他們所預期的最終標準相接近的詳細規格。其中，Cadence 開發 DDR5 的介面 IP，Micron 則開發 DDR5 DRAM 的原型。此舉的另一動機也是以此證明互通性是證明標準合規性的唯一真實可行的方法。從下方的結果的資料眼圖可以看到數據 4400Mbps 都可以正常工作。
DDR3 和 DDR4 轉換的最大驅動力是客戶及移動設備，而 DDR5 的主要驅動因素則是對頻寬的需求。由於系統記憶體頻寬跟不上伺服器 CPU 核心數量的增長，伺服器因此需要更大的記憶體頻寬。更嚴格來說，記憶體頻寬在很多年前就已不是由處理器速度的增長所驅動，而是所需要的相應記憶體頻寬的增長驅動。現在，矽片空間被用於為每個晶片添加更多的內核。從密度的角度來看，DRAM 的擴展越來越具有挑戰性從而導致了不匹配。下方的圖表以圖形方式展示了這一點，最底部的淺藍色線代表每個內核的頻寬（基本不變），黃線代表 CPU 內核的數量，深藍色線則代表系統記憶體的頻寬。
今年早些時候，Marc 向我解釋說：
「由於物理學的規律，隨著記憶體晶片越來越大，它們變得越來越慢。當在 1X 記憶體技術中構建 16Gb 晶片時，距離會變得非常長，使得很多核心時序參數問題變得更加嚴重。這導致了記憶體跟不上 CPU 發展，於是不得不對其進行過度設計使其變得更大，如此形成了惡性循環。但是為了能擁有更多的資料集、更大的資料庫和更大的設計容量，所有人都希望每個伺服器裡能有更多的記憶體。內核的速度保持不變，I/O 的速度卻越來越快。」
上表顯示了三個主要市場中 DDR5（包括 LPDDR5）的預期採用趨勢：伺服器、PC 和消費/工業設備（我認為移動設備歸於此類）。第四列進程節點代表的是 SoCs 與 DDR5 IP 結合的工藝節點。記憶體技術有其自身的發展路線和命名慣例。
下方圖表顯示了市場的細分狀況，隨著中間紅色代表的 DDR5 不斷增長，頂部棕色代表的 LPDDR5 也在同期增長，並預計在 2022 年共同佔據市場份額的三分之一。
DDR5 不僅僅可以比之前的技術以更快的速度實現，它還具有：
 |
更快的資料速率 |
|---|---|
|
更高的指令匯流排效率 |
|
改進的 bank group 以提高性能 |
|
改進的刷新方案 |
|
可擴展的超過 16Gb 的單片密度 |
|
每個模組 2 個獨立的 40 位通道 |
考慮除速度增加以外的所有因素的話， DDR5 3200 的頻寬已經比 DDR4 3200 提高了 1.36 倍。再加上提速的影響，DDR5 4800 比 DDR4 3200 的頻寬就提高了 1.87 倍，接近 2 倍。
Ryan 表示在明年的晚些時候，市場將推出以亞 18nm 工藝節點製造的 16Gb 生產設備。DDR5 允許未來擴展，但當 DRAM 製造達到 10-12nm 時，由於對晶片的要求大幅增加（可變的滯留時間及其他原子級現象），我們仍需對其擴展的可能性投入大量工作。
Marc 進而表示 Cadence 已經擁有使用 7nm 和 7nm+ IP 的設計作為開端，未來將繼續開發更先進的技術。儘管目前仍專注於伺服器和用戶端，消費和工業領域的發展會緊隨其後。
結語：
DDR5 具有革命性的性能優勢。2022 年，人人都將使用它。
本文授權轉載出處
長按識別 QRcode，關注「Cadence 楷登 PCB 及封裝資源中心」
歡迎關注 Graser 社群，即時掌握最新技術應用資訊
