Welcome to Graser User Conference

2015 Graser User Conference，透過Cadence OrCAD/Allegro 16.6 - 2015暨 Sigrity 2015 的發表，您將會看到最新產品、接觸最新技術，並站在最新趨勢的前端！

經由專業人士實務經驗的分享，您將會了解：

─ 透過新產品 ( Allegro PCB Rule Checker／DFM Checker／ERC )和新技術，簡化協同設計和加速佈線設計流程。

─ 藉由 Sigrity Power Aware SI Solution，快速有效分析Advanced Interfaces：USB 3.0 和 DDR4。

─ 透過 Sigrity Power DC，對 Multi Board 做 IR Drop 和 Thermal 的完整分析。

─ 以 S-P-B 的完整架構來實現 2.5D IC 到封裝的設計／模擬、規畫與整合。


AGENDA

Time	Topic
08：30 - 09：00	Registration Opens
09：00 - 09：10	Welcome Speech
09：10 - 09：40	Cadence SPB Business Strategy
09：40 - 10：20	The Big Trends with Success Stories
10：20 - 10：50	Break Time
10：50 - 12：00	Cadence Keynote
12：00 - 13：10	Lunch Break
13：10 - 13：55	Track 1 OrCAD / Allegro	Track 2 Sigrity	Track 3 IC Packaging
13：10 - 13：55	Circuit Design / Simulation Requirement & Solution 電路設計 / 驗證需求與解決方案 - Graser	Cadence SI / PI / EMI Technologies Status and Roadmap Cadence SI / PI / EMI 技術現況與未來發展 - Cadence	2.5D / 3D Design Solution 2.5 / 3維晶片客製化設計解決方案 - Graser Virtuoso - 3DEM Integration Virtuoso與3維電磁分析的整合方案 - Cadence
13：55 - 14：40	OrCAD ERC 便捷易用的PCB電性檢查工具 - Cadence	High-speed Serial Signal Design Analysis with CTLE 考慮連續時間線性等化器之高速串列信號設計分析 - Customer	Cadence Transistor-Level EMIR Solution 電遷移與電壓衰退效應解決方案 - Graser
14：40 - 15：00	Break Time
15：00 - 15：45	Increase Productivity and Quality by New Layout flow 透過最佳化佈線流程設計提昇設計品質 - Customer and Graser	Comprehensive DDR4 Design Analysis Experience Sharing DDR4設計分析經驗分享 - Customer	Smart Die / Package / PCB Planning and Optimization 跨晶片 / 封裝 / 電路板的評估與優化 - Cadence
15：45 - 16：30	Allegro New Products - DRC / DFM Checkers 更多元且完善的DRC / DFM PCB後段稽核方案 - Graser	Potentially Power Delivery Network Issue in Simple Structs Design 簡單的設計結構中所可能潛在的電源系統問題 - Customer and Graser	Package RLC Extraction and Assessment Solution 封裝設計的模型萃取與設計評估 - Cadence
16：30 - 16：40	Lucky Draw

抽獎好禮

Apple Watch 乙支

Beats Solo2 乙支

活動地點

台北六福皇宮

台北市中山區南京東路三段133號

接駁車

新竹科學園區管理局新安路2號 (集合點)

台北六福皇宮

去程上午 7：00

回程下午 17：00