Cadence® Physical Verification System(PVS) 是由EDA軟體商Cadence所提出之新一代晶片驗証工具，它不僅能使用於類比/數位/混合訊號之設計平台，如Virtuoso IC Layout Platform、Encounter，且更與寄生參數萃取軟體整合，如QRC，以萃取佈局後寄生參數，提供使用者在晶片後段驗証的完整解決方案。


隨著半導體製程微縮的發展趨勢，晶片後段驗証(Back-end Verification)所耗費的處理時間與複雜度不斷提昇的情況下，Cadence® Physical Verification System(PVS)驗証工具，憑其線性化的優異性能表現(Performance)，不僅能減少運算處理時的等待時間；另外其創新的即時偵錯(Time-To-Error)功能，即時偵錯已運算完成部份，讓使用者不再浪費時間等待運算結果，再者，其新創的人性化圖形除錯界面(Graphic LVS Debug Interface )及互動式短路偵察系統(Interactive Short Locator)，不僅能有效彌補偵錯經驗不足的困擾，更能有效縮短來回除錯所耗費的時間(Turn Around Time)，以提昇工程師的效率及晶片產出。


此外，Cadence® Physical Verification System(PVS)不僅同時支援GDSII與Open-Access的格式，亦相容於目前工業界標準的驗証語言，以降低工程師跨平台使用上的額外工作與難度。