在推出創新產品時，公司必需集中珍貴的工程資源在其創新的特點上，以便與別人的設計做區別，Cadence Encounter數位集成電路設計平臺提供全面性的微奈米等級SoC設計技術，可讓邏輯設計和物理實現設計人員快速完成高品質的晶片設計。作為一個整合 RTL 到 GDSII 設計的環境， Encounter 平臺提供一個完整的流程 — 從 RTL 合成與測試設計，再到通過晶片的 prototyping 跟分區，最後到時脈分析以及下製程參數，此平台可完整設計出高品質晶片 ( 時間、區域和電源與導線 ) ，並能以準確的驗證結果 、 信號完整性 、 智慧佈線 、 最新良率及低功率設計能力來完成 65 奈米等級的應用。 Encounter 可協助您提高 生產力與處理複雜設計的能力，進而讓產品快速上市。